MOSFET; semiconductor device models; electrostatic discharge; optimisation; semiconductor doping; silicon-on-insulator; optimization; ggNMOS ESD protection devices; SOI-substrates; device simulation; process simulation; high-current characteristics; gate;
机译:适用于深亚微米ESD保护器件的新型栅极和衬底触发技术
机译:用于0.5μmCMOS工艺中ESD保护的深阱栅极控制双向SCR器件的优化
机译:建模和仿真支持的ESD保护设备的可靠性分析和优化
机译:使用工艺和器件仿真来优化在块状衬底和SOI衬底上制造的ggNMOS ESD保护器件的L / sub Gate /
机译:用于深亚微米ESD保护器件的衬底电阻的建模和表征。
机译:具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
机译:利用虚拟门结构实现片上EsD保护,提高衬底触发可控硅器件的导通速度