Algorithm design and analysis; Field programmable gate arrays; Floating-point arithmetic; Hardware; IP networks; Polynomials; Standards; FPGA; Multinomial; multiplier; quadruple precision floating-point arithmetic;
机译:在FPGA上用于浮点双精度及更高乘法器
机译:FPGA上的运行时可重新配置的多精度浮点矩阵乘法器知识产权内核
机译:基于快速数字的蒙哥马利乘法器,专为具有DSP资源的FPGA设计
机译:基于资源占用率较低的FPGA的四倍精度浮点乘法器的设计与实现
机译:浮点FPGA加法器/减法器和乘法器的实现。
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:四重浮点融合乘量添加单元的设计与实现