IDE; IEC61131–3; PLC on FPGA; VLSI; Verification; ladder diagram to VHDL Synthesis;
机译:混沌或超混沌振荡器?数值解决方案,电路设计,MATLAB HDL编码器实现,VHDL码,安全分析和FPGA实现
机译:基于多数逻辑码的高数据速率Turbo解码器的VHDL设计和FPGA实现
机译:用于高数据速率应用的多数逻辑代码迭代解码器的完全并行架构的VHDL设计和FPGA实现
机译:通过将梯形图转换为可合成的VHDL代码,实现FPGA上PLC的新型集成开发环境
机译:FPGA使用VHDL设计和开发基于数字视频广播(DVB)的信道编码器
机译:基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
机译:VHDL设计和FPGA的平行REED-SOLOMON(15,K,D)编码器/解码器