首页> 外文OA文献 >VHDL Design and FPGA Implementation of a Parallel Reed-Solomon (15, K, D) Encoder/Decoder

【2h】

VHDL Design and FPGA Implementation of a Parallel Reed-Solomon (15, K, D) Encoder/Decoder

机译：VHDL设计和FPGA的平行REED-SOLOMON（15，K，D）编码器/解码器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Mustapha ELHAROUSSI; Asmaa HAMYANI; Mostafa BELKASMI;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. VHDL Design and FPGA Implementation of a Fully Parallel Architecture for Iterative Decoder of Majority Logic Codes for High Data Rate Applications [J] . M. El Haroussi, M. Belkasmi Journal of Wireless Networking and Communications . 2012,第4期

机译：用于高数据速率应用的多数逻辑代码迭代解码器的完全并行架构的VHDL设计和FPGA实现
2. VHDL Design and FPGA Implementation of a High Data Rate Turbo Decoder based on Majority Logic Codes [J] . A. Boudaoud, M. El Haroussi, E. Abdelmounim International Journal of Electrical and Computer Engineering . 2017,第4期

机译：基于多数逻辑码的高数据速率Turbo解码器的VHDL设计和FPGA实现
3. FPGA Design and Implementation of a Convolutional Encoder and a Viterbi Decoder Based on 802.11a for OFDM [J] . Yan Sun, Zhizhong Ding Wireless Engineering and Technology . 2012,第3期

机译：基于802.11a的OFDM卷积编码器和维特比解码器的FPGA设计与实现
4. FPGA based design and implementation of Reed-Solomon encoder decoder for Error Detection and Correction [C] . P. Parvathi, P. Rajendra Prasad Conference on Power, Control, Communication and Computational Technologies for Sustainable Growth . 2015

机译：基于FPGA的设计与实现Reed-Solomon编码器和解码器的错误检测和校正
5. A VHDL code generator for Reed-Solomon encoders and decoders. [D] . Glavac, Vladimir. 2003

机译：用于Reed-Solomon编码器和解码器的VHDL代码生成器。
6. VHDL Descriptions for the FPGA Implementation of PWL-Function-Based Multi-Scroll Chaotic Oscillators [O] . Esteban Tlelo-Cuautle, Antonio de Jesus Quintas-Valles, Luis Gerardo de la Fraga, 2011

机译：基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
7. VHDL Conception and implementation on FPGA of (15,k,d) Reed-Solomon code [O] . NAJAH S., MRABTI M. 2005

机译：VHDL在（15，k，d）Reed-solomon码的FpGa上构思和实现

VHDL Design and FPGA Implementation of a Parallel Reed-Solomon (15, K, D) Encoder/Decoder

著录项

引文网络

相似文献

相关主题

期刊订阅