Digital circuits; SSBDDs with multiple inputs; Structurally Synthesized BDDs; fault collapsing; fault equivalence and dominance; test generation;
机译:混沌演化算法优化BDD及其在数字电路中陷入困境的应用中的应用
机译:结构合成BDD的数字电路概率可耐心措施计算
机译:基于混合策略进化法的数字电路延迟故障低功耗测试模式生成。
机译:通过叠加BDD进行结构故障折叠以在数字电路中生成测试
机译:VLSI数字电路中的串扰故障测试生成和分层时序验证。
机译:基于极限学习机的模拟电路故障检测测试生成算法
机译:顺序电路的动态故障折叠和诊断测试模式生成
机译:顺序电路的动态故障折叠和诊断测试模式生成