Design Methodology; Multistage Function Speculation; Variable Latency Adder;
机译:低功耗和NBTI容差的可变延迟加法器(VL-Adder)设计
机译:使用可变延迟设计风格的随身选择加法器的性能优化
机译:使用潜伏变量建模检查纵向设计中的人口差异:应用于老年人认知功能研究的应用
机译:具有多阶段功能推测的可变等待时间加法器的设计方法
机译:探索节能设计方法:高性能VLSI加法器。
机译:检查人口内变异的人口差异使用潜在变量建模的纵向设计:在研究中的应用成年人的认知功能
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器