Clock delay; Delay-Locked Loop; phase shifter; FPGA;
机译:HEP应用中带有FPGA的DLL和PLL的相位噪声问题
机译:利用数字DLL技术对小动物PET成像的集成多通道斜坡ADC的设计和特性
机译:低功耗乘法DLL,可在高度集成的数字芯片中生成低抖动的数GHz时钟
机译:集成在FPGA中的完全数字DLL
机译:使用FPGA集成图形显示处理器的高效多相数字脉宽调制器的设计和实现。
机译:基于FPGA的电子皮肤实现实时数字信号处理
机译:基于FPGA的快速集成实时多巧合计数器使用时间 - 数字转换器