机译:基于20和28 nm FPGA的多通道,低非线性时间数字转换器
机译:基于96通道FPGA的时间数字转换器(TDC)和快速触发处理器模块,具有多次命中功能和流水线
机译:在FPGA中实现多通道,基于环形振荡器的游标时间数字转换器的关键设计要点和构建方法
机译:使用时间数字转换器的基于FPGA的快速集成实时多重同步计数器
机译:在FPGA上设计和实现高分辨率,多次命中的时间数字转换器(TDC)。
机译:在具有实时温度校正的60 nm FPGA中实现的8.8 ps RMS分辨率时间数字转换器
机译:实现多通道,基于环形振荡器,Vernier FpGa中的时间 - 数字转换器:关键设计要点和构造方法