首页> 外文会议>Solid State Device Research Conference, 1995. ESSDERC '95 >A 0.6 ¿m Si Bipolar Technology with 17 ps CML Gate Delay and 30 GHz Static Frequency Divider
【24h】

A 0.6 ¿m Si Bipolar Technology with 17 ps CML Gate Delay and 30 GHz Static Frequency Divider

机译:具有17 ps CML栅极延迟和30 GHz静态分频器的0.6μmSi双极技术

获取原文

摘要

A CMOS compatible 0.6 micron silicon bipolar technology with 34 GHz cut-off frequency for mixed digital/analogue applications is presented. CML gate delay of 17 ps, static divider operation of up to 30 GHz and minimum noise figure of 0.8 dB at 2 GHz confirm the wide range of potential circuit applications.
机译:提出了一种具有CMOS兼容能力的0.6微米硅双极技术,具有34 GHz截止频率,适用于混合数字/模拟应用。 CML栅极延迟为17 ps,静态除法器工作频率高达30 GHz,在2 GHz时的最小噪声系数为0.8 dB,这证实了潜在电路应用的广泛范围。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号