机译:一个0.2PJ /步骤开环VCO的ADC,具有逆向R-2R的抗潜力线性化
机译:基于双VCO量化器环路结构的基于VCO的连续时间SIGMA DELTA ADC
机译:一个14 b 35 MS / s SAR ADC,在40 nm CMOS中实现75 dB SNDR和99 dB SFDR,并带有环路嵌入式输入缓冲器
机译:使用2级PWM调制的71dB SFDR开环基于VCO的ADC
机译:包含Sigma-Delta调制的闭环PWM控制器的量化噪声分析。
机译:利用PWM调制的可重构任意波形发生器用于超声研究
机译:基于VCO的噪声整形aDC的pWm调制线性化分析