机译:完全自检电路的强故障保护和强自检Domino-CMOS实现
机译:在FPGA和CPLD电路上实现自检两级组合逻辑的实现
机译:基于双轨电流模式逻辑的自检多值集成电路及其在高性能算术VLSI系统中的应用
机译:使用乘法器自检电路实现BIST
机译:高性能自检延迟不敏感树形电路的综合。
机译:一种用于提高电感接近传感器测量精度的非线性温度补偿模型及其专用集成电路实现
机译:基于Boolean补充方法的完全自检集成控制电路的组织达到«2-OUT-4»恒定重量码
机译:完全自检电路和可测试的CmOs电路