机译:具有面向VLSI的块分区策略和SIMD /脉动阵列架构的SubmW H.264基线配置文件运动估计处理器内核
机译:基于串行-并行组合的模块化乘法和求幂的高效PSoC实现
机译:用于高效格式转换的RSA Montgomery模块化乘法的高速高通量VLSI架构
机译:VLSI导向架构为两个'的补充串行 - 并行乘法而无速度罚款
机译:一种基于改进的蒙哥马利乘法算法的高速模块化乘法器体系结构。
机译:使用组合组运算的并行点乘法架构用于高速密码应用
机译:具有VLSI的块分区策略和SIMD / Systolic-arrage架构的子MW H.264基线 - 剖面运动估计处理器核心
机译:伽罗瓦域中的串并行乘法