CMOS integrated circuits; logic gates; low-power electronics; multiplying circuits; video coding; 0.18 micron; AND gates; CMOS technology; H.264 texture coding; SPST-equipped multiplier; advanced spurious power suppression; high-speed multiplier; low-power multiplier;
机译:具有杂散功率抑制技术的低功耗乘法器
机译:改进的低功耗和高速展位倍增器的设计
机译:基于新型电流平方器电路的低功耗高速模拟乘法器/除法器
机译:使用先进的杂散功率抑制技术的高速/低功率倍增器
机译:使用碳纳米管技术的高速低功耗模2(n)+1乘法器设计。
机译:一种用于前庭假体的低功耗时分多路复用矢量矩阵乘法器
机译:低功耗倍增器的虚假功率抑制技术