field programmable gate arrays; search problems; pipeline processing; sampled data filters; FIR filters; minimax techniques; adders; FPGA implementation; field programmable gate arrays; high-speed square-root-raised-cosine FIR filters; finite impulse response filters; canonic-signed digit coefficients; local search algorithm; minimax error criteria; baseband system; roll-off factor; bit-level pipeline architecture; sampling rate; one-bit full adder; pipeline register; EP20K60EFC144-1; timing analyses; wireless communication systems;
机译:平方根升余弦FIR滤波器的迭代技术设计
机译:夏普滤波器的高速FPGA实现的改进型频率响应制作结构
机译:通过线程分解对多速率FIR滤波器进行优化的FPGA实现此技术用于设计自动化和数字电路设计中。
机译:设计和FPGA的高速平方根凸起 - 余弦冷滤网
机译:FIR Mth频带滤波器和受约束滤波器组的基于多相结构的方法:设计,实现和应用。
机译:相敏光学相干层析成像中通过复合FIR滤波器进行的高速光谱校准
机译:设计和FPGA高速并行冷杉过滤器的实现