inductance; nanoelectronics; integrated circuit design; power supply circuits; circuit optimisation; VLSI; power distribution network design; power supply noise levels; power grid optimization; wiring resource utilization; nanometer scale integrated circuits; VLSI chip; noise-area tradeoff analysis; on-chip power grid inductance;
机译:基于神经网络的片上螺旋电感器的宽带可扩展紧凑电路模型
机译:具有多个电源电压的片上配电网格,用于高性能集成电路
机译:基于缩放方法的电力电子电路可接受的杂散电感设计
机译:高速CMOS集成电路配电网络中的片上/ spl Delta / I噪声
机译:具有用于纳米级集成电路的片上去耦电容器的高性能配电网络
机译:使用小型集成电感器的PET / MR评估DC / DC开关功率调节
机译:具有多个电源电压的片上配电网,用于高性能集成电路