digital arithmetic; systolic arrays; logic design; logic gates; transforms; flip-flops; GF(2/sup m/) low-complexity bit-parallel systolic multipliers; weakly dual basis; multiplication unit structure cells; dual-input AND gates; transformation units;
机译:低复杂度位并行收缩期汉克乘数的高效设计,可实现GF(2〜m)的正态和双态乘法
机译:GF(2 m sup>)上位并行双基倍频器的低复杂度设计
机译:使用双基表示的GF(2〜m)上的低复杂度位并行乘法器
机译:低复杂性收缩符乘法器通过GF(2 {SUP} M)使用弱双向基础
机译:用于多项式GF(2m)乘法的PPR脉动阵列结构的VHDL实现。
机译:使用倍增电子电荷耦合设备作为传感器来测量人类超弱光子发射分布
机译:GF(2m)上的1个低复杂度比特并行收缩乘法器
机译:一种利用自对偶正规基础设计有限域乘法器的算法