VLSI; CMOS digital integrated circuits; digital signal processing chips; network routing; cellular arrays; embedded reconfigurable logic core; CMOS; DSP applications; logic cell implementation cost; logic cell routing resources; tile-based approach;
机译:0.13 / spl mu / m逻辑CMOS工艺中的低功耗离散相位调制器的设计与分析
机译:基于细胞神经网络架构的加权统计图像滤波器的0.8 / spl mu / m CMOS实现
机译:具有可变颗粒逻辑单元架构的嵌入式可重构IP内核
机译:CMOS0.13μm的嵌入式可重构逻辑核的体系结构和实现
机译:具有0.13微米CMOS的可重配置输出谐波终端的F类功率放大器的设计。
机译:基于Ag / GeSx / Pt的互补电阻开关用于混合CMOS /纳米电子逻辑和存储器架构
机译:具有可变晶粒逻辑单元架构的嵌入式可重构IP核心