机译:采用0.13μmCMOS逻辑工艺的具有差分单元架构的片上系统的可重写CMOS-FUSE
机译:基于0.13umCMOS逻辑处理技术的嵌入式DRAM宏的开发,用于高性能应用
机译:基于 0.13umCMOS 逻辑工艺 技术的 高性能应用 的嵌入式 DRAM 宏 开发
机译:CMOS 0.13 / spl mu / m中的嵌入式可重构逻辑内核的体系结构和实现
机译:异构多核体系结构中可重新配置逻辑加速器的性能分析。
机译:基于Ag / GeSx / Pt的互补电阻开关用于混合CMOS /纳米电子逻辑和存储器架构
机译:具有可变晶粒逻辑单元架构的嵌入式可重构IP核心