机译:具有经济效益的嵌入式DRAM集成,可使用0.15 / spl mu / m技术节点及更高版本实现高密度存储器和高性能逻辑
机译:自刷新16 Mb DRAM的电路技术,其数据保持电流小于0.5 / spl mu / A / MB
机译:具有ECR等离子体MOCVD(Ba,Sr)TiO / sub 3 /和RuO / sub 2 // Ru / TiN / TiSi / sub x /存储节点的堆叠电容器技术,用于Gb级DRAM
机译:圆柱形RU-SRTIO / SUB 3 / -RU电容技术0.11 / SPL MU / M代为DRAM
机译:基于技术-计算机辅助设计的DRAM存储电容器可靠性预测模型
机译:基于技术 - 计算机辅助设计的DRAM存储电容的可靠性预测模型