CMOS integrated circuits; SRAM chips; dielectric materials; silicon; silicon-on-insulator; 300 mm; 45 nm; SOI CMOS technology; SOI wafers; SRAM bit cell; Si; direct metal gate; elevated source/drain; fully-depleted SOI technology; high k dielectric; selective silicon e;
机译:具有TaSiN栅极,HfO / sub 2 /栅极电介质和升高的源极/漏极扩展的全耗尽SOI器件
机译:0.25- / spl mu / m全耗尽CMOS / SOI技术中SEU的理论研究
机译:采用0.35 / spl mu / m CMOS工艺制造的5 Gbit / s 2:1多路复用器和采用0.5 / spl mu / m CMOS工艺制造的3 Gbit / s 1:2解复用器
机译:0.525 / SPL MU / M / SUP 2 / 6T-SRAM位电池使用45nm全耗尽的SOI CMOS技术,带有金属栅极,高k电介质和升高的源/排水装置,在300mm晶圆上
机译:具有45nm CMOS SOI技术的具有32:1串行器的2位1Gsps ADC阵列
机译:45nm CMOS技术中6T,NC,不对称,PP和P3SRAM位拓扑中的功率和稳定性分析