Intel India Technology Pvt. Ltd;
Master of Technology VLSI National Institute of Technology Calicut;
Clocks; Power system management; Logic gates; Ring oscillators; Power dissipation; Switching circuits; Rails;
机译:时钟生成PLL的性能预测:基于环形振荡器的PLL和基于LC振荡器的PLL
机译:CMOS压控环形振荡器在其发电和分配时钟网络中的性能比较
机译:使用负偏斜延迟方案的新型高速环形振荡器,用于多相时钟生成
机译:使用校准环形振荡器钟产生的新型电源管理保存恢复流量架构
机译:使用注入锁定振荡器的低功耗千兆赫兹时钟生成和分配。
机译:从封面:有节奏的环环堆叠顺时针驱动昼夜节律振荡器
机译:基于环形振荡器的变异容忍自适应时钟生成架构
机译:CaNVas:时钟分析,可视化和存档系统一种用于高效管理时钟/振荡器数据的新软件包;会议文件