首页> 外文会议>ICCD'89;IEEE international conference on computer design: VLSI in computers processors >Simulation and optimization of interconnect delay and crosstalk inmulti-chip modules
【24h】

Simulation and optimization of interconnect delay and crosstalk inmulti-chip modules

机译:多芯片模块中互连延迟和串扰的仿真和优化

获取原文
获取外文期刊封面目录资料

摘要

As signal speeds increase, interconnect effects such as delay,distortion and crosstalk become the dominant factor limiting the overallperformance of a multichip module. The authors outline efficienttechniques recently developed for addressing three specific aspects ofthe high-speed interconnect problem, namely, simulation, sensitivityanalysis and performance optimization. These techniques accommodatedistributed interconnect models represented by lossy coupledtransmission lines. Two examples showing the applications of thesetechniques are included
机译:随着信号速度的提高,诸如延迟, 失真和串扰成为限制整体性能的主要因素 多芯片模块的性能。作者概述了高效 最近开发的用于解决以下三个特定方面问题的技术 高速互连问题,即仿真,灵敏度 分析和性能优化。这些技术可以适应 有损耦合表示的分布式互连模型 传输线。两个例子展示了这些应用 包括技术

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号