UMR CNRS 6164 IETR / Insa Rennes 20, av des Buttes de Coeesmes, CS 14315 35043 RENNES Cedex, France;
mpeg-2; multi-TMS320C6x; real-time;
机译:AVSynDEx:一种快速原型制作过程,致力于在多DSP和FPGA架构上实现数字图像处理应用
机译:AVSynDEx:一种快速原型制作过程,致力于在多DSP和FPGA架构上实现数字图像处理应用
机译:基于准确性能预测的多DSP系统快速原型开发环境
机译:应用于MPEG-2编码应用的多DSP TL C6x平台的快速原型方法
机译:在单总线共享内存系统中优化排队性能和设计变量,并将其应用于MPEG-2视频解码器系统。
机译:应用程序原型:不一定不一定会做得更好:适用于临床血管实验室的应用程序开发哲学
机译:AVSynDEx:一种快速原型制作过程,致力于在多DSP和FPGA架构上实现数字图像处理应用