Inst. for Appl. Microelectron., Univ. of Las Palmas de Gran Canaria, Las Palmas de Gran Canaria, Spain;
CMOS logic circuits; MOSFET; bootstrap circuits; clocks; driver circuits; NMOS transistors; PMOS transistors; active area; adiabatic CMOS driver; bootstrapped CMOS driver; capacitive loading condition; complementary pass-transistor logic driver circuit; energy-delay product; four-phase power clock; size 65 nm; adiabatic circuit; bootstrap capacitor; energy–recovery; high capacitive load; low–voltage;
机译:带有互补传递晶体管逻辑电路的时钟绝热逻辑的近阈值计算
机译:适用于低压CMOS VLSI的1.5V全摆幅自举CMOS大电容负载驱动器电路
机译:使用互补的通过晶体管异步绝热逻辑的低功耗乘法器设计
机译:用于大型电容负载和低能量应用的自搬运互补通晶体管逻辑驱动电路
机译:用于安全应用的绝热和可逆逻辑电路的理论,合成和应用。
机译:基于CMOS的碳纳米管传输晶体管逻辑集成电路
机译:直接自举式CmOs大容量负载驱动电路