LDPC code; asymmetric error; flash memory; nonbinary code;
机译:非二进制低密度奇偶校验码的简化网格最小-最大解码器架构
机译:非二进制低密度奇偶校验码的宽松的Min-Max解码器架构
机译:多级闪存的非二进制WOM代码的构造
机译:使用非中转低密度奇偶校验码的多级单元闪存的错误控制编码
机译:FPGA微架构 - 代码共同设计,用于闪存的低密度奇偶校验码
机译:基于四倍的非二进制代码的半定界
机译:简化的Trellis MIN-MAX解码器架构,用于非边级低密度奇偶校验码