University of Toronto (Canada).;
机译:低错误层多速率低密度奇偶校验码解码器的代码构造和FPGA实现
机译:低错误率多速率低密度奇偶校验码解码器的代码构造和FPGA实现
机译:常规低密度奇偶校验码解码器的FPGA实现
机译:使用非二进制低密度奇偶校验码的多级单元闪存的错误控制编码
机译:用于数据存储和存储系统的低密度奇偶校验码。
机译:使用通用图形处理单元(GPGPU)的现代NAND闪存的灵活混合BCH解码器
机译:速率自适应光传输网络的通用低密度奇偶校验码的FPGA设计