Inst. of Comput. Technol., Chinese Acad. of Sci., Beijing, China;
calibration; digital signal processing chips; fast Fourier transforms; leakage currents; phase locked loops; signal sampling; M-point FFT; PLL reference spur reduction; SIMULINK; current 1 nA; digital calibration loop; digital signal processing; phase-locked loop; subsampled DSP method; subsampled signal;
机译:包含环路延迟的电荷泵锁相环中基于LMI的参考杂散降低方法
机译:同时实现低噪声和低杂散性能的2.4 GHz参考采样锁相环
机译:2.4-GHz参考采样采样锁相环,同时实现低噪声和低刺激性能
机译:使用子采样的DSP测量和补偿过程失配诱导的阶段锁定环路中的参考刺激
机译:使用具有矢量旋转技术的全数字锁相环实现高速8-PSK调制解调器的DSP载波恢复。
机译:使用在设计过程中验证过的EEG度量作为生物神经网络环路输入的自适应游戏的评估
机译:全数字锁相环中的小数杂散抑制
机译:恒频脉冲锁相环测量装置