InGaAs n チャネルMOSFET における界面準位発生と基板ホール電流の関係

摘要

InGaAs は低い電子有効質量と高い電子移動度を持つため、将来のMOSFET のチャネル材料として注目を集めている一方、MOSFET の実用化に向けて、InGaAs MOS ゲートスタックの信頼性向上が重要な課題である。SiO_2/Si MOS 界面では、電気ストレスによる界面準位発生やキャリアトラッピングの機構がよく調べられており、特に、電気ストレスにより生成されるn+ poly-Si/SiO_2/SiMOS 構造の界面準位は、基板ホール電流により評価できるホール発生量と強い相関があることが知られている[1-4]。我々は、Al_2O_3/InGaAs MOS 界面において、ゲート負バイアスでのストレスにより生じる大きい界面準位発生が正電荷トラップ量と相関することを見出し[5]、ホールが界面準位発生に関わっていることが示唆されている[5]。しかし、InGaAs MOS 界面の界面準位発生とホールとの関係を示す直接的な実験証拠は得られていない。そこで本研究では、Al_2O_3/InGaAs n チャネルMOSFET を用いて、電気ストレスによって発生する界面準位と基板ホール電流の関係を調べたので報告する。