Department of Electronics and Telecommunication, D.Y. Patil College of Engineering, Akurdi Pune, India;
Department of Electronics and Telecommunication, D.Y. Patil College of Engineering, Akurdi Pune, India;
Adders; Transistors; Logic gates; Delays; Power demand; Hybrid power systems; Propagation delay;
机译:低功耗高速混合1位全加法器电路的性能分析
机译:使用XOR-XNOR单元进行功耗和面积优化的1位全加器电路
机译:基于传输门的混合CMOS逻辑低功耗高速平衡XOR-XNOR电路的单元设计方法
机译:区域高效的高速混合动力1位全加加法器电路使用改进的Xnor门
机译:高速加法器和阵列乘法器的动态电流模式逻辑电路的分析和设计。
机译:具有有机和无机混合钝化层的化学组装单电子晶体管上的三输入门逻辑电路
机译:基于XOR-XNOR功能的高速CmOs全加器电路的性能分析1