CMOS; SRAM cell; leakage current; tied gate DG FinFET;
机译:独立栅极DG FinFET SRAM单元中减少泄漏的技术分析
机译:有效的低泄漏6T和8T FinFET SRAM:使用具有反向偏置的FinFet的电池,近阈值操作和功率门控
机译:独立双栅极FinFET SRAM,可降低漏电流
机译:使用短路DG FinFET优化SRAM单元中漏电流
机译:采用7NM FinFET技术的SRAM单元的漏电攻击恢复设计
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:使用FinFET和CMOS逻辑的双端口8T SRAM单元进行泄漏减少和增强的读写稳定性