Graduate School of Engineering, Chubu University 1200 Matsumoto-cho, Kasugai, Aichi, 487-8501 Japan;
CMOS SCL; MCM; T-FF; propagation delay time; source follower;
机译:CMOS折叠式源极耦合逻辑电路的合成技术
机译:适用于低压混合信号集成电路的增强型折叠式源极耦合逻辑技术
机译:用于低压混合信号集成电路的增强型折叠式源极耦合逻辑技术
机译:用于改善CMOS源耦合逻辑电路中的传播延迟时间的电路技术
机译:CMOS数字逻辑电路传播延迟模型的改进。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:提高亚阈值源耦合逻辑电路中的电源延迟性能