Institute of Microelectronics, Tsinghua University, Beijing, 100084, China;
机译:0.1-4 GHz SDR接收器,在65 nm CMOS中具有可重新配置的10-100 MHz信号带宽
机译:65nm CMOS GPU-0.1μm DRAM间8Tb/s 1pJ/b 0.8mm~2/Tb/s QDR诱导结合インタフェース
机译:65nm CMOS GPU-0.1μm DRAM 间8Tb/s 1pJ/b 0.8mm~2/Tb/sQDR 诱导结合インタフェース
机译:0.1〜4GHz接收器和0.1〜6GHz发射器,可重新配置10〜100MHz信号带宽在65nm CMOS中
机译:使用混频器切换方法的130nm CMOS的500MHz至6GHz软件定义的接收器。
机译:电磁0.1-100 kHz噪音不会破坏夜间迁移的鸣禽中的方向暗示旋转相干寿命小于10μs
机译:FSK电感耦合收发器使用60mV 0.64fj / bit 0.0016mm 2 sup>负载调制的发射器和基于LC-振荡器的接收器,用于65nm CMOS的能量预算不平衡应用