High-speed wireline transceivers and clocking

机译：高速有线收发器和时钟

获取原文

获取原文并翻译 | 示例

页面导航

摘要
著录项
相似文献
相关主题

摘要

High-speed wireline communication links are ubiquitous in electronic systems today. Continuous research is pushing speed, power efficiency, flexibility, and ease-of-use of interfaces. This session includes some to latest advances in the wireline domain.

机译：当今，高速有线通信链路在电子系统中无处不在。持续的研究正在推动速度，功率效率，灵活性和易于使用的接口。本届会议包括有线领域的一些最新进展。

著录项

来源
《2012 IEEE Custom Integrated Circuits Conference.》|2012年|p.1- 2|共2页
会议地点 San Jose CA(US);San Jose CA(US)
作者
den Besten Gerrit; Kaeriyama Shunichi;
展开▼
作者单位

NXP Semiconductors;

展开▼
会议组织
原文格式 PDF
正文语种 eng
中图分类半导体集成电路（固体电路）;半导体集成电路（固体电路）;
关键词

相似文献

外文文献
中文文献
专利

1. An iPWM Line-Coding-Based Wireline Transceiver With Clock -Domain Encoding for Compensating Up To 27-dB Loss While Operating at 0.5-to-0.9 V and 3-to-16 Gb/s in 65-nm CMOS [J] . Ramachandran Ashwin, Chun Yusang, Megahed Mohamed, IEEE Journal of Solid-State Circuits . 2020,第7期

机译：基于IPWM线路编码的有线收发器，具有时钟-Domain编码，用于在65-NM CMOS中以0.5至0.9 V和3-16 GB / s的0.5至0.9 V和3至16 Gb / s的操作，以补偿高达27-dB损耗
2. Clocking Wireline Systems: An Overview of Wireline Design Techniques [J] . Casper Bryan Solid-State Circuits Magazine, IEEE . 2015,第4期

机译：时钟有线系统：有线设计技术概述
3. A 1.1 mW/Gb/s 10 Gbps half-rate clock-embedded transceiver for high-speed links in 65 nm CMOS [J] . Jin-Ku Kang, Kyongsu Lee, Kyungsub Son, IEICE Electronics Express . 2014,第17期

机译：一个1.1 mW / Gb / s 10 Gbps半速率时钟嵌入式收发器，用于65 nm CMOS中的高速链路
4. High-speed wireline transceivers and clocking [C] . den Besten Gerrit, Kaeriyama Shunichi IEEE Custom Integrated Circuits Conference . 2012

机译：高速电缆收发器和时钟
5. High-speed MMDS transceiver implementation with GPS clock synchronization. [D] . van Dinh, Anh. 2001

机译：具有GPS时钟同步功能的高速MMDS收发器实现。
6. Asserting the pertinence of the interdependent use of seismic images and wireline logs in the evaluation of selected reservoirs in the Osland field offshore Niger Delta Nigeria [O] . Richardson M. Abraham-A, Fabio Taioli 2020

机译：断言地震图像和有线日志在奥地利尼日尔三角洲的选定水库评估中的相互依存使用地震图像和有线日志的结构
7. A Channel Model of Scaled RC-dominant Wires for High-Speed Wireline Transceiver Design [O] . Minsoo Choi, Jae-Yoon Sim, Hong-June Park, 2013

机译：用于高速电线收发器设计的缩放RC主导线的频道模型

High-speed wireline transceivers and clocking

摘要

著录项

相似文献

相关主题

期刊订阅