The University of Regina (Canada).;
机译:一个1.1 mW / Gb / s 10 Gbps半速率时钟嵌入式收发器,用于65 nm CMOS中的高速链路
机译:高速数据链路的时钟分析,实现和测量技术—教程
机译:在FPGA上实现的千兆POF收发器的混合时钟恢复
机译:高速有线收发器和时钟
机译:基于半速率时钟的高速多比特时钟和数据恢复系统
机译:FPGA在8×8和2×2 OFDM–MIMO信道估计中实现的测试平台以及基带收发器的设计
机译:1.1 MW / GB / S 10 Gbps半速率时钟嵌入式收发器,用于65 nm CMOS中的高速链路