ASIC System State Key Lab, Dept. of Microelectronics, Fudan University, 825 Zhangheng Rd, 201203, Shanghai, China;
机译:经硅验证的基于电池的eDREAM的每电池保留时间分配模型
机译:用于增强读取余量和数据保留的3T eDRAM增益单元的开发
机译:双基地MIMO雷达角度和阵列增益相位误差估计的联合方案
机译:用于高速增益单元EDRAM的BIST方案
机译:Xilinx XC4000E FPGA的新型BIST方案的设计和实现。
机译:双载SAR基于载波频率脉冲信号的相位同步方案的实现
机译:开发3T eDRAM增益单元以增强读取余量和数据保留
机译:用于智能像素开关,自由空间互连和光存储器应用的集成双稳增益淬火垂直腔/面内激光器