Department of Communication Engineering, National Chiao Tung University, Hsinchu, 300 Taiwan, R.O.C.;
prescaler; CMOS; single-ended; current mode logic; divide-by-4/5;
机译:使用250nm Cmos技术在PLL系统中实现1.8 Ghz-2.4 Ghz完全可编程分频器和双模预分频器,以在PLL系统中实现高速频率工作
机译:采用0.35μmCMOS技术的1.2V全集成式2.4GHz低噪声放大器
机译:采用0.35μmCMOS工艺的1V 2.5mW 5.2 GHz分频器
机译:采用标准0.35 / spl mu / m CMOS技术的2.4 GHz除以256 / spl sim / 271单端分频器
机译:CMOS和硅锗HBT技术中2.4 GHz和5 GHz RFIC前端组件的设计。
机译:具有锁模结构的2.4 GHz CMOS功率放大器可增强增益
机译:具有简化结构的2.4 / 5GHz WLAN应用的CMOS分频器