首页> 外文会议>1975 First European Solid State Circuits Conference (ESSCIRC) >A Proposal for Detecting Degradation in Logic Circuits by Counting Errors Induced by Gaussian Noise

【24h】

A Proposal for Detecting Degradation in Logic Circuits by Counting Errors Induced by Gaussian Noise

机译：一种通过计数高斯噪声引起的误差来检测逻辑电路退化的建议

获取原文

获取原文并翻译 | 示例

页面导航

著录项
相似文献
相关主题

著录项

来源
《1975 First European Solid State Circuits Conference (ESSCIRC)》|1975年|P.85-86|共2页
会议地点 Kent(GB);Kent(GB)
作者
Ager D. J.; Mylotte P. S.;
展开▼
作者单位

Post Office Research Centre;

展开▼
会议组织
原文格式 PDF
正文语种 eng
中图分类半导体集成电路（固体电路）;
关键词

相似文献

外文文献
中文文献
专利

1. A DMR logic for mitigating the SET induced soft errors in combinational circuits [J] . Du Yankang, Gao Quan, Lichang Chen, IEICE Electronics Express . 2016,第2期

机译：DMR逻辑，用于减轻组合电路中SET引起的软错误
2. Single-trap-induced random telegraph noise for FinFET, Si/Ge Nanowire FET, Tunnel FET, SRAM and logic circuits [J] . Ming-Long Fan, Shao-Yu Yang, Vita Pi-Ho Hu, Microelectronics & Reliability . 2014,第4期

机译：用于FinFET，Si / Ge纳米线FET，隧道FET，SRAM和逻辑电路的单阱感应随机电报噪声
3. Neutron-Induced Soft-Error Simulation Technology for Logic Circuits [J] . Taiki Uemura, Yoshiharu Tosaka, Shigeo Satoh Japanese Journal of Applied Physics. Part 1, Regular Papers, Brief Communications & Review Papers . 2006,第4B期

机译：中子诱导的逻辑电路软误差仿真技术
4. An effective approach to detect logic soft errors in digital circuits based on GRAAL [C] . Yu, Hai, Nicolaidis, Quality of Electronic Design (ISQED), 2009 10th International Symposium on . 2009

机译：一种基于GRAAL的数字电路逻辑软错误检测的有效方法
5. Design exploration frameworks for detecting and mitigating transient errors in logic circuits. [D] . Almukhaizim, Sobeeh A. 2007

机译：设计探索框架，用于检测和缓解逻辑电路中的瞬态错误。
6. Fringe Phase-Shifting Field Based Fuzzy Quotient Space-Oriented Partial Differential Equations Filtering Method for Gaussian Noise-Induced Phase Error [O] . Changzhi Yu, Fang Ji, Junpeng Xue, 2019

机译：基于边缘相移场的高斯噪声相位误差的模糊商空间偏微分方程滤波方法
7. NBTI Induced Performance Degradation in Logic and Memory Circuits: How Effectively Can We Approach a Reliability Solution? [O] . 2014

机译：NBTI引起逻辑和存储器电路的性能下降：我们如何有效地实现可靠性解决方案？
8. Transition Count Testing of Combinational Logic Circuits. [R] . Hayes, J. P. 1975

机译：组合逻辑电路的过渡计数测试。

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号