Universidade Federal do Rio Grande do Sul (UFRGS), Instituto de Informática - PPGC/PGMicro, Av. Bento Gonçalves 9500 Porto Alegre, Brazil;
机译:逻辑门的晶体管大小可最大化输入延迟可变性
机译:逻辑门的晶体管大小可最大化输入延迟可变性
机译:一类新的延迟建模凸函数及其在晶体管尺寸确定中的应用[CMOS gates]
机译:考虑延迟最小化的几何编程,晶体管尺寸和栅极尺寸
机译:针对各种设计约束,MTNCL阈值门的最佳晶体管尺寸。
机译:Pt / CaxSr1-xBi2Ta2O9 / Hf-Al-O / Si高性能铁电门场效应晶体管中铁电晶粒尺寸和取向的研究
机译:晶体管尺寸调整可最大程度地降低延迟约束下的CMOS电路功耗
机译:商用小功能现场可编程门阵列设计技术的硬化特性