首页> 中文会议>2003全国微波毫米波会议 >高速芯片中互连线的时域分析

高速芯片中互连线的时域分析

摘要

通过电磁分析软件分析寄生参数,采用PEEC(Partial Element Equivalent Circuit)模型对超导-半导体混合高速集成电路中互连线的时域特性进行了详细地分析,研究了接地面以及互连线几何尺寸对互连线时延和串扰的影响.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号