一种高速低功耗全加器设计

摘要

全加器是微处理器中的重要逻辑部件，数字信号处理器(DSP)芯片中有大量全加器，通过对全加器的优化设计可以使DSP性能得到提高，本文设计一种基于数据选择器的全加器，通过HSPICE仿真，并与其他结构的全加器进行比较，结果表明基于数据选择器的全加器在功耗与速度上比其他结构的全加器有较大提高。