首页> 外国专利> Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die

Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die

机译:增加晶片上管芯的布局效率并增加每个管芯的I / O面积与有效面积之比的方法

摘要

Certain non-square dies, such as triangular dies, greatly elongated rectangular dies, parallelogram dies, trapezoidal, and the like, are able to be laid out in the area of a circular semiconductor wafer more "efficiently" than square dies. Further, a peripheral area of these certain non-square dies is advantageously increased relative to the area contained within the peripheral area, to accommodate increased I/O connections to the active elements of the die.
机译:某些非正方形管芯,例如三角形管芯,大大伸长的矩形管芯,平行四边形管芯,梯形等,能够比正方形管芯更“有效”地布置在圆形半导体晶片的区域中。此外,相对于包含在该外围区域内的区域,有利地增加了这些某些非正方形芯片的外围区域,以适应与芯片的有源元件的增加的I / O连接。

著录项

  • 公开/公告号US5340772A

    专利类型

  • 公开/公告日1994-08-23

    原文格式PDF

  • 申请/专利权人 LSI LOGIC CORPORATION;

    申请/专利号US19920916328

  • 发明设计人 MICHAEL D. ROSOTKER;

    申请日1992-07-17

  • 分类号H01L21/304;

  • 国家 US

  • 入库时间 2022-08-22 04:31:18

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号