首页> 外国专利> Planar layout structure of the input and output interface region in the semiconductor chip

Planar layout structure of the input and output interface region in the semiconductor chip

机译:半导体芯片中输入输出接口区域的平面布局结构

摘要

机译:

著录项

  • 公开/公告号JPH085558Y2

    专利类型

  • 公开/公告日1996-02-14

    原文格式PDF

  • 申请/专利权人 ローム株式会社;

    申请/专利号JP19880076546U

  • 发明设计人 平賀 則秋;

    申请日1988-06-09

  • 分类号H01L21/82;H01L21/822;H01L27/04;

  • 国家 JP

  • 入库时间 2022-08-22 04:02:37

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号