首页> 外国专利> Timer circuit including an analog ramp generator and a CMOS counter

Timer circuit including an analog ramp generator and a CMOS counter

机译:计时器电路,包括模拟斜坡发生器和CMOS计数器

摘要

A timer circuit provides a wide range of precise and substantially accurate time intervals. The timer circuit includes a ramp generator circuit having a first input for receiving an input signal to start a ramp signal, a second input for receiving a ramp timing control signal, and an output for providing a ramp signal. A comparator has a first input coupled to the output of the ramp generator, a second input coupled to a reference voltage source, and an output for providing an end ramp signal. A counter circuit has a first input for receiving the end ramp signal to begin counting, a second input for receiving a counter timing control signal, and an output for providing a terminal count signal. The end ramp signal and the terminal count signal are combined in an AND gate to provide a signal that is delayed by a predetermined amount from the input signal.
机译:计时器电路提供广泛的精确和基本精确的时间间隔。计时器电路包括斜坡产生器电路,其具有用于接收开始斜坡信号的输入信号的第一输入,用于接收斜坡定时控制信号的第二输入以及用于提供斜坡信号的输出。比较器具有耦合到斜坡发生器的输出的第一输入,耦合到参考电压源的第二输入以及用于提供结束斜坡信号的输出。计数器电路具有用于接收结束斜坡信号以开始计数的第一输入,用于接收计数器定时控制信号的第二输入以及用于提供端子计数信号的输出。结束斜坡信号和终端计数信号在与门中组合,以提供从输入信号中延迟预定量的信号。

著录项

  • 公开/公告号EP0507471B1

    专利类型

  • 公开/公告日1996-06-12

    原文格式PDF

  • 申请/专利权人 TEKTRONIX INC;

    申请/专利号EP19920302358

  • 发明设计人 STUEBING CARLTON;BRADFORD JEFFREY O.;

    申请日1992-03-19

  • 分类号H03K5/13;H03K5/135;H03K5/05;H03K17/28;H03K17/296;H03K4/50;

  • 国家 EP

  • 入库时间 2022-08-22 03:47:54

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号