首页> 外国专利> Method and apparatus for combining a direct-mapped cache and a multiple- way cache in a cache memory

Method and apparatus for combining a direct-mapped cache and a multiple- way cache in a cache memory

机译:在高速缓冲存储器中组合直接映射高速缓存和多路高速缓存的方法和装置

摘要

A two-way set-associative cache memory includes both a set array and a data array in one embodiment. The data array comprises multiple elements, each of which can contain a cache line. The set array comprises multiple sets, with each set in the set array corresponding to an element in the data array. Each set in the set array contains information which indicates whether an address received by the cache memory matches the cache line contained in its corresponding element of the data array. The information stored in each set includes a tag and a state. The tag contains a reference to one of the cache lines in the data array. If the tag of a particular set matches the address received by the cache memory, then the cache line associated with that particular set is the requested cache line. The state of a particular set indicates the number of cache lines mapped into that particular set.
机译:在一个实施例中,双向集合相联高速缓冲存储器包括集合阵列和数据阵列。数据数组包含多个元素,每个元素可以包含一个缓存行。集合数组包括多个集合,集合数组中的每个集合对应于数据数组中的一个元素。集合阵列中的每个集合都包含信息,该信息指示高速缓存存储器接收的地址是否与包含在其数据数组的相应元素中的高速缓存行匹配。存储在每组中的信息包括标签和状态。标签包含对数据阵列中的缓存行之一的引用。如果特定集合的标签与高速缓存存储器接收的地址匹配,则与该特定集合关联的高速缓存行是请求的高速缓存行。特定集合的状态指示映射到该特定集合的高速缓存行的数量。

著录项

  • 公开/公告号US5548742A

    专利类型

  • 公开/公告日1996-08-20

    原文格式PDF

  • 申请/专利权人 INTEL CORPORATION;

    申请/专利号US19940288923

  • 发明设计人 WEN-HANN WANG;KONRAD K. LAI;

    申请日1994-08-11

  • 分类号G06F13/14;

  • 国家 US

  • 入库时间 2022-08-22 03:38:05

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号