首页> 外文OA文献 >Balanced instruction cache: Reducing conflict misses of direct-mapped caches through balanced subarray accesses

【2h】

Balanced instruction cache: Reducing conflict misses of direct-mapped caches through balanced subarray accesses

机译：平衡指令缓存：通过平衡子阵列访问减少直接映射缓存的冲突丢失

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Chuanjun Zhang;
展开▼
作者单位

展开▼
年度 2005
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Balanced Cache: Reducing Conflict Misses of Direct-Mapped Caches through Programmable Decoders [J] . Chuanjun Zhang Computer architecture news . 2006,第2期

机译：平衡缓存：通过可编程解码器减少直接映射缓存的冲突丢失
2. Selective victim caching: a method to improve the performance of direct-mapped caches [J] . Stiliadis D., Varma A. IEEE Transactions on Computers . 1997,第5期

机译：选择性受害者缓存：一种提高直接映射缓存性能的方法
3. Reducing the second-level cache conflict misses using a set folding technique [J] . Shatnawi Ali, Alsaedeen Mohammad Journal of supercomputing . 2018,第2期

机译：使用集合折叠技术减少第二级缓存冲突未命中
4. Balanced Cache: Reducing Conflict Misses of Direct-Mapped Caches [C] . Chuanjun Zhang . 2006

机译：平衡的缓存：减少直接映射的缓存的冲突丢失
5. Towards adaptive balanced computing (ABC) using reconfigurable functional caches (RFCs). [D] . Kim, Hue-Sung. 2001

机译：迈向使用可重配置功能缓存（RFC）的自适应平衡计算（ABC）。
6. Reducing the WCET and analysis time of systems with simple lockable instruction caches [O] . Alba Pedro-Zapater, Juan Segarra, Rubén Gran Tejero, 2020

机译：用简单的可锁定指令缓存减少WCET和分析时间
7. Balanced Instruction Cache: Reducing Conflict Misses of Direct- Mapped Caches through Balanced Subarray Accesses [O] . 2008

机译：平衡指令高速缓存：通过平衡子阵列访问减少直接映射高速缓存的冲突未命中

Balanced instruction cache: Reducing conflict misses of direct-mapped caches through balanced subarray accesses

著录项

引文网络

相似文献

相关主题

期刊订阅