首页> 外国专利> Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions

Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions

机译:用于制造具有硅/锗沟道区的晶体管的固相外延工艺

摘要

A method of manufacturing an integrated circuit utilizes solid phase epitaxy to form a channel region. The method includes providing an amorphous semiconductor material including germanium, crystallizing the amorphous semiconductor material via solid phase epitaxy, and doping to form a source location and a drain location. The semiconductor material containing germanium can increase the charge mobility associated with the transistor.
机译:一种制造集成电路的方法利用固相外延形成沟道区。该方法包括提供包括锗的非晶半导体材料,经由固相外延使非晶半导体材料结晶,以及掺杂以形成源极位置和漏极位置。包含锗的半导体材料可以增加与晶体管相关的电荷迁移率。

著录项

  • 公开/公告号US6461945B1

    专利类型

  • 公开/公告日2002-10-08

    原文格式PDF

  • 申请/专利权人 ADVANCED MICRO DEVICES INC.;

    申请/专利号US20000599270

  • 发明设计人 BIN YU;

    申请日2000-06-22

  • 分类号H01L210/40;

  • 国家 US

  • 入库时间 2022-08-22 00:47:01

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号