首页> 外国专利> Integrated electronic circuit silicon layer placement having sub layer deposited then silicon substrate barrier layer screen print deposited.

Integrated electronic circuit silicon layer placement having sub layer deposited then silicon substrate barrier layer screen print deposited.

机译:集成电子电路硅层放置,先沉积子层,再沉积硅衬底阻挡层丝网印刷。

摘要

The deposition process of a barrier layer of silicon on a substrate uses screen print deposition. Before depositing the silicon layer a sub level is deposited.
机译:在衬底上的硅阻挡层的沉积工艺使用丝网印刷沉积。在沉积硅层之前,先沉积子级。

著录项

  • 公开/公告号FR2812224A1

    专利类型

  • 公开/公告日2002-02-01

    原文格式PDF

  • 申请/专利权人 SOCIETE MARQUAGE INDUSTRIEL;

    申请/专利号FR20000009849

  • 发明设计人 PALUMBO MICHEL;COTEL JEAN MARC;

    申请日2000-07-27

  • 分类号B05D5/12;H01L21/283;H01L21/71;

  • 国家 FR

  • 入库时间 2022-08-22 00:24:22

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号