首页> 外国专利> Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device

Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device

机译:使用组合曝光图案设计/制造半导体集成电路器件的方法和半导体集成电路器件

摘要

In a method of designing/manufacturing a plurality of semiconductor integrated circuit devices having built-in ROMs each storing different data on a single wafer, a ROM pattern is formed in combination with a pattern that is common to a plurality of semiconductor integrated circuit devices other than the ROM pattern.
机译:在具有在每个晶片上存储不同数据的内置ROM的多个半导体集成电路器件的设计/制造方法中,ROM图案与其他多个半导体集成电路器件共同的图案组合形成。比ROM模式。

著录项

  • 公开/公告号US6604234B2

    专利类型

  • 公开/公告日2003-08-05

    原文格式PDF

  • 申请/专利权人 HITACHI LTD.;

    申请/专利号US20010864312

  • 发明设计人 TOSHIO SUZUKI;MITSUO USAMI;

    申请日2001-05-25

  • 分类号G06F175/00;

  • 国家 US

  • 入库时间 2022-08-22 00:04:16

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号