首页> 外国专利> METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE TO INCREASE PROCESS MARGIN OF GATE PATTERNING

METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE TO INCREASE PROCESS MARGIN OF GATE PATTERNING

机译:制造半导体器件以增加选通工艺裕度的方法

摘要

PURPOSE: A method for manufacturing a semiconductor device is provided to prevent damage and to increase process margin of gate patterning by using a dual hard mask layer. CONSTITUTION: A conductive layer and the first hard mask layer are sequentially formed on a substrate(30). A gate electrode(34) overlapped with the first hard mask pattern(36) is formed by patterning the first hard mask layer and the conductive layer. An insulating spacer(38) is formed at both sidewalls of the gate electrode and the first hard mask pattern. The first interlayer dielectric(40) and the second hard mask pattern(42) are sequentially formed on the resultant structure. The second interlayer dielectric(46) is formed on the resultant structure. A contact hole is formed to expose the substrate. Then, a contact plug(52) is formed in the contact hole.
机译:目的:提供一种用于制造半导体器件的方法,以通过使用双硬掩模层来防止损坏并增加栅极图案化的工艺裕度。组成:导电层和第一硬掩模层顺序形成在基板(30)上。通过图案化第一硬掩模层和导电层来形成与第一硬掩模图案(36)重叠的栅电极(34)。在栅电极和第一硬掩模图案的两个侧壁处形成绝缘隔离物(38)。在所得结构上依次形成第一层间电介质(40)和第二硬掩模图案(42)。在形成的结构上形成第二层间电介质(46)。形成接触孔以暴露基板。然后,在接触孔中形成接触塞(52)。

著录项

  • 公开/公告号KR20040080574A

    专利类型

  • 公开/公告日2004-09-20

    原文格式PDF

  • 申请/专利权人 HYNIX SEMICONDUCTOR INC.;

    申请/专利号KR20030015422

  • 发明设计人 HUH SEOK;

    申请日2003-03-12

  • 分类号H01L21/28;

  • 国家 KR

  • 入库时间 2022-08-21 22:48:02

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号