首页> 外国专利> System and method for effective yield loss analysis for semiconductor wafers

System and method for effective yield loss analysis for semiconductor wafers

机译:用于半导体晶片的有效良率损失分析的系统和方法

摘要

This invention relates to a method for yield loss analysis of process steps of semiconductor wafers having a plurality of dies, and more particularly relates to a defect inspection technique to determine a hit ratio, computation of yield impact contributions for the defects, and determination of a kill ratio for a specific type of defect. Yield loss is estimated ultimately upon a choice of a defect density distribution function. A defect calibrated factor and a yield impact calibrated factor are introduced herein.
机译:本发明涉及一种用于对具有多个管芯的半导体晶片的工艺步骤进行产量损失分析的方法,并且更具体地涉及一种用于确定命中率,计算缺陷的良率影响贡献以及确定缺陷的缺陷检查技术。特定类型缺陷的破坏率。最终通过选择缺陷密度分布函数来估计产量损失。本文介绍了缺陷校准因子和良率影响校准因子。

著录项

  • 公开/公告号US6947806B2

    专利类型

  • 公开/公告日2005-09-20

    原文格式PDF

  • 申请/专利权人 WUN WANG;

    申请/专利号US20030655850

  • 发明设计人 WUN WANG;

    申请日2003-09-04

  • 分类号G06F19/00;

  • 国家 US

  • 入库时间 2022-08-21 22:20:00

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号